本项目用于多频段、多带宽、多数据速率测运控信号的射频接收、采样和预处理,支撑测控链路安全防护、抗干扰等新体制、新方法研究。
主要功能如下:
1、硬件平台功能
采用PXI/PXIe总线架构,19寸4U上架机箱,集成零槽主控、信号调理、信号采集、信号处理、时频等模块。机箱兼容PXI Express和cPCI Express,含系统槽、定时槽和混合外设槽。主控模块主频2.2GHz,内存16GB DDR4可扩展至32GB,512G SSD,提供整机显控软件及模块接口。
2、信号采集功能
2通道、2块板卡;最高采样率≥3200Msps,模拟输入带宽≥2800MHz,量化位数≥12位;按ANSI/VITA57.1标准设计,提供与主控模块接口。
3、信号处理功能
2块接收模块+1块发送模块;采用XILINX XC7Z045-2FFG900I。承接采集数据,完成并行预处理、解调处理,提供智能处理接口和开发环境;支持高速A/D与D/A转换、数字混频下变、抽取滤波、调制解调等算法例程;提供与GPU类板卡模组的数据接口,具备A/D接收、D/A发送功能。
4、上位机软件功能
运行于Linux/Windows,采用QT C++,分驱动层、算法层、应用层。支持2通道参数、增益、输入输出频率、带宽配置;实时显示时域、频域、瀑布图,刷新率3次/s,频率分辨率最高100Hz;支持全带宽和信道化子载波显示、mark点测量、采集频点与中心频点/带宽配置、存储路径与命名、时长/分段/按大小采集、外统一时码/外10MHz/外1PPS切换、时间码插入、状态监视、数据缓存落盘、导入导出、入库检索、TB级回放、内外参考切换,以及TCP服务端/客户端/UDP远控。
5、信号处理算法功能
包括DDC/DUC、CIC、LPF、重采样、FFT、并行FFA、Farrow并行插值、CMA/DDA盲均衡、通用环载波同步、时钟恢复等;支持BPSK/QPSK,符号速率可达100Msps,bit速率1~100Mbps/2~200Mbps。
项目采用PXI/PXIe模块化架构,按ANSI/VITA57.1、FMC标准设计。机箱19槽3U,兼容PXI Express/cPCI Express,600W工业级电源,支持智能温控与远程监控。
信号调理模块基于AD9081 MxFE,DAC最高12GSPS,集成DDS,采用JESD204B、LMK04828/LMX2594低抖动时钟。信号采集模块基于ADC12DJ5200RF,支持双通道5.2GSPS或单通道10.4GSPS,JESD204C接口,内置DDC/NCO/FIR,采用VTCXO时钟。信号处理模块采用XC7Z045-2FFG900I,支持VITA57.1 FMC扩展、DDR3/4缓存、BPI加载、PCIe DMA、MIG、AXI互联。时频模块采用CDCM6208等生成低抖动时钟,支持内外10MHz参考切换。
软件采用QT C++,运行于Linux/Windows,分层实现驱动、算法和应用;支持TCP/UDP远控。算法实现数字下变频/上变频、抽取滤波、重采样、FFT瀑布图、并行FFA、Farrow并行插值、宽带盲均衡、载波与时钟同步等。