实现了自组网芯片的SOC设计,完成了5GV2X 性能,而且实现了通信协议栈等各种功能,并且完成了FPGA 原型验证的功能
实现了自组网芯片的SOC设计,完成了5GV2X 性能,而且实现了通信协议栈等各种功能,而且LPDDR4/4X 高速接口,并且进行了高速接口的信号完整性与电源完整性的验证,使芯片在高低温测试中窗口余量足够cover,可以满足产品在高稳定性和高带宽的性能指标
参与 SOC 系统需求,制定 DDR 子系统各项指标 SPEC
(1) DDR 子系统总线带宽
(2) 通道数量(控制器相关性能指标)
(3) 时钟频率(时钟复位设计)
(4) 低功耗策略(DCVS 设计)
(5) 梳理 DDR 子系统数据流 floor 与优化 DDR 读写效率
前端设计: DDR 子系统的设计工作
(1) 子系统(控制器、phy 、noc、sensor 、cu)RTL 设计&集成
(2) SDC 约束设计
(3) UPF 低功耗设计
(4) 主导与配合验证进行前仿真&后仿真问题定位及解决
(5) 深度参与 boot 软件 DDR training 代码的设计优化实现
网表交付:DDR 子系统网表交付
(1) Lint 检查 && CDC 检查(spyglass)
(2) 网表综合(DC),STA 分析(PT),形式验证(FM)
(3) 低功耗检查(CLP)
(4) 配合后端完成 floorplan、 timing closure、CDC special check
(5) 配合封装设计完成 DDR 封装接口设计与 SI PI 设计方案
Silicon bring up:负责 28nm & 12nm 样片的 DDR 部分的 bring up (高速示波器、泰克 ddr
分析软件、是德 9505A 协议分析仪)